JP 361180466 A AUG 1986

(54) LAMINATED TYPE SEMICONDUCTOR DEVICE

(11) 61-180466 (A)

(43) 13.8.1986 (19) JP

(21) Appl. No. 60-20111

(22) 6.2.1985


(71) AGENCY OF IND SCIENCE & TECHNOL (72) SATOSHI HIROSE(6)

(51) Int. Cl. H01L27/00

PURPOSE: To check cross talk of signal between an upper and a lower layer by a method wherein a conductor, whose electric potential is fixed, is disposed in an interlayer insulator of a three-dimensional circuit element.

in an interlayer insulator of a three-dimensional circuit element.

CONSTITUTION: The first to the fourth layers 40, 41, 42, 43 work respectively with its function. The first layer circuit 40 represents a circuit which three graded contact of an inverter is performed, the second layer circuit 41 represents a NOR circuit, the third layer circuit 42 represents a NAND circuit and the fourth layer circuit 43 represents a photo diode and a transistor for switching. At the circuit 40, grounding potential is obtained from a P-type Si substrate 31 and a power source potential is obtained from the conductor 1. In the same way, the conductor 2 supplies commonly substrate potential to the circuit 41 and the circuit 42, and the conductor 3 supplies commonly substrate potential to the circuit 42 and the circuit 43. Since the electric potential of the conductor 1, 2, 3 are fixed to grounding potential or power source potential, signal cross talk of each interlayer is checked completely.



38: interlayer insulator

251/35

# 9日本国特許庁(JP)

#### 'ゆ 公 開 特 許 公 報 (A) 昭61 -

@Int\_Cl\_4

经加配号

庁内整理番号

母公開 昭和61年(1986)

H 01 L 27/00

8122-5F

客查請求 有 発明の数 1 (全5頁)

**母発明の名称** 積層型半導体装置

> 20特 顋 昭60-20111

❷出 顧 昭60(1985)2月6日

眀 者 広 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内 ぴ発 明 西 村 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ E

アイ研究所内

和之 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内 伊発明 明

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

⑪出 願 人 工業技術院長 最終頁に続く

1. 発明の名称

"多名的是我们是我们的一个人的。"他们是他们都是我的意思,

伊発

程層型半導体垫置

## 2. 特許請求の範囲

半導体回路を立体的に配置してなる程度型 半導体装置において、各回路を上下層に分離する 絶縁腰中に平板状の導電体が設けられ、該平板状 導電体はその電位が電源電位又は接地電位に固定 されていることを特徴とする積層型半導体装置。

② 上記各平板状導電体は、その電位が最下段 より交互に接地電位又は電源電位に固定されたも のであり、各回路の電源電位又は接地電位を該各 回路の上側又は下側の平板状導電体から得るよう にしたことを特徴とする特許請求の範囲第1項記 職の租屋型半導体装置。

### 3. 発男の詳細な説明

(産業上の利用分野)

この発明は、積后型半導体装置の構造に関する ものである。

(従来の技術)

この種の従来装置として第3因に示すものがあ った。これは、4層構造3次元回路妻子の断面を 示したものであり、この第3図において、31は p型シリコン基板、32はフィールド酸化膜、3 34はn型シリコン領域、35はゲート電極、 36 は絶疑鏡、37 は配線、38 は層間絶縁膜、 39は再結晶化されたり型シリコンである。また 第3図において、各層の回路を総称してそれぞれ 41.42.43と図のように示す。即ち 4 0 は第1層回路、 4 1 は第2層回路、 4 2 は第 3層回路、43は第4層回路である。

また第4図は第3図に示した最子の回路図であ り、図において、40~43は第3図と共通のも のである。また、44は接地電位、45は電源電 位をそれぞれ供給する配譲である。

次に動作について説明する。

第3回に示した4層構造回路業子では、40. 4 1 . 4 2 . 4 3 で示される各層の回路業子が、 独立又は相互に信号を接受しつつ、機能的な動作 を行なう。この動作の一例を示すための回路図が いて、第1層図路 4 0 はイ えした回路、第 2 層図路 4 1 は ュシフトレジスタの一部、第 3 層図 A N D 図路、第 4 層図路 4 3 はフェト ードとそのスイッチングトランジスタを示 している。そしてこれらの回路に対して各層伝に、 独立に電源電位 4 5 と接地電位 4 4 とを供給している。

### (発明が解決しようとする問題点)

従来の3次元回路素子は以上のように構成され で、上下に関り合った回路結合によるので、上下に関り合った要量結合によるのでは、 は設をキャパシクンスを登録的合によるった。 のクロストークが存在するという問題があった。 また、各層独立に電電では、接近の石板が大き、 ようにしよりに電源で記載の占なっての表す。 ようにによりに記載できなが大きくなったりによりによりに表が大きなが大きなっているというに ようにによりに記載できなが大きなったりまた。 に形成されるように に形成される。 に形成される。

この発明は、上記のような問題点を解消するた

めになされたもので、3次元国際におけるを展覧の信号のクロストークを除去でき、かつ電源電位 又は接地電位のための配線面積を低減化すること のできる程度型半導体装置を得ることを目的とし ている。

## (問題点を解決するための手段)

この発明に係る積層型半導体装置は、層間絶縁 腰中に平板状の導電体を配置し、その電位を電源 電位又は接地電位に固定し、さらに上記導電体を、 その電位が下層から交互に接地電位又は電源電位 となるように配置したものである。

#### (作用)

〔実施例〕

以下第1回に、 3 3 4 は絶対に、 3 3 4 は絶対につり、 3 1 は 3 3 3 4 は絶対につり、 3 3 4 は絶対につい、 3 3 4 は絶対に、 3 3 4 は絶対に、 3 3 4 は絶対に、 3 4 は絶対に、 3 4 は絶対に、 3 4 は絶対に、 3 4 はに、 4 4 0 に、 4 3 にに、 4 4 0 に、 5 はに、 4 4 1 にに、 5 はに、 7 4 に、 7 4 に、 8 はに、 7 4 に、 8 はに、 7 4 に、 7 2 に 8 はに、 8

また、この表子の回路図の一例を羽2図に示し、 ②において、40~43は第1図と同様の第1~ 第1度回路である。また4.6は接地電位、5. ?は電源電位を供給する記録であり、4は第1図 におけるP型シリコン基板31に、5は第1図に おける導電体1に、6.7はそれぞれ第1図の導 電体2.3に対応している。このように、各導電 体 1. 2. 3 は、その電位がそれぞれ接地電位又 は電源電位に固定されるとともに、それらの電位 が下層から交互になるよう配置されている。

次に作用効果について説明する。

第1図では各層 40, 41, 42, 43はそれ ぞれ概能をもって動作を行なっており、国路の一 例として第2図に示したような構成が考えられる。 第2図では、第1層回路40はインバータを3段 接続した回路、第2層回路 4・1 はNOR回路、第 3 潭回路 4 2 はNAND密路、第 4 潭回路 4 3 は フォトダイオードとスイッチング用トランジスタ を示している。各層の回路は、それぞれその動作 のために電源電位と接地電位とを必要とするが、 第1層回路40においては接地電位を p 型シリコ ン基板31より、電源電位を導電体1より得てい る。また第2階回路41では、接地電位を導電体 2より、電源電位を導電体1より得ており、電源 気位は第1層回路40と共通に得ていることにな る。同様に、導電体2は第2層回41及び第3層 回路42に共通に基版電位を供給し、導電体3は

第3層回路42及び第4層回路43に共通に電源 電位を供給している。

従ってこのような実施例によれば、各層回路毎に接地電位及び電源電位を供給していた従来の果子に比較し、配線面積を大幅に削減でき、配線容型の減少に伴なう高速化を関ることができる。また表面段差が大きくなるのを防止することもでき、その上部の最子形成に悪影響を及ぼすのを着しく減少することができる。

また、上記導電体 1. 2. 3 はその電位が接地 電位、又は電源電位に固定されているので、各層 間の信号のクロストークを完全に関止することが できる。

なお、上記実施例ではNチャネルMOSトランジスタで各回路を構成しているが、PチャネルMOSトランジスタを合わせて用いてもよく、またPチャネルMOSトランジスタのみで構成してもよい。さらに、MOSトランジスタではなく、バイボーラトランジスタを用いて回路を構成した場合にも上記実施例と同様の効果を奏する。

1.2.3 ···平板状導電体、4.6 ····接地電位、5.7 ····電源電位、3.8 ···· 厝間絶経膜、4.0 ~ 4.3 ··· 第1 ~ 第4 屋回路。

なお図中、同一符号は同一又は相当部分を示す。

出願人 工套技術院長 等々力 達

ないと、一般では、日本のでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ののでは、日本ので


また、上記実施例では4層構造の回路であるが、 木発明は3次元回路の層数には関係なく、何層で あっても同様の効果を奏する。

### (発明の効果)


### 4. 図面の簡単な説明


第1図はこの発明の一実施例による積層型半導体装置の断面構成図、第2図は第1図に対応する 回路図、第3図は従来の積層型半導体装置の断面 構成図、第4図は第3図に対応する回路図である。


### 郑 1 図











第1頁の続き

.⑫発 明 者 中 屋 雅 夫 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

の発 明 者 堀 場 康 孝 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

②発 明 者 村 上 謙 二 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内